TY  JOUR
TI  Моделирование циклического избыточного кодера  для передачи данных кадрами Ethernet II в среде Xilinx Vivado
KW  циклическое избыточное кодирование
KW  программируемая логическая интегральная схема
KW  Ethernet
KW  обработка информации
KW  вычисление
JO  Вестник Астраханского государственного технического университета. Серия: Управление, вычислительная техника и информатика
AU  Аминев, Д..
AU  Захаржевский, С..
AU  Козырев, Д..
AU  Уанкпо, Г..
PY  2025
IS  2025
PB  Астраханский государственный технический университет